AMD Zen 3 기반 차세대 Ryzen 4000 Vermeer CPU에 대한 정보 나오다. AMD Zen 3 기반 차세대 Ryzen 4000 Vermeer CPU에 대한 정보 나오다.
AMD Zen 3 기반 차세대 Ryzen 4000 Vermeer CPU에 대한 정보 나오다.

상세 컨텐츠

본문 제목

AMD Zen 3 기반 차세대 Ryzen 4000 Vermeer CPU에 대한 정보 나오다.

하드웨어 /AMD CPU

by 함께하는 Storm, Hong 2020. 9. 13. 07:58

본문

AMD Zen 3 기반 차세대 Ryzen 4000 Vermeer CPU에 대한 정보 나오다.


앞 다투어 많은 해외 매체들에서 AMD Ryzen 4000 'Vermeer' CPU에 대한 출시일을 2020년 10월 8일로 예상하고 있습니다. 이에 관련하여 정보들이 나고 있습니다. 


Zen3 코어 아키넥처를 기반으로 한 AMD의 차세대 Ryzen 4000 CPU 제품군에 대한 공식 정보가 공개되었습니다. 이정보는 CyberCatPunK 가 당사와 공유한 일부 문서의 일부라고 합니다. 

[ AMD Zen 3 Ryzen 4000 Vermeer CPU ]

wccftech에서는 이 문서에 대해 전했습니다. 우선 AMD Vermeer 데스크탑 CPU 제품군은 AMD 제품군중 19h 모델 21h B0으로 알려져 있습니다. AMD Zen 3 기반 Ryzen 4000 AM4 CPU 제품군 (코드명 Vermeer는)은 고성능 데스크탑 플랫폼에서 사용하도록 최대 2개의 CCD (코어 / 캐시 복합 다이) 및 단일 IOD (I/O Die)로 설계되었습니다. 

각 CCD가 두 개의 CCX (코어 컴플렉스)로 구성된 이전 세대 설계와 Zen 3 CCD의 단일 스레드 모드 (1T) 또는 두 스레드에서 실행할 수 있는 8개의 코어를 특징으로 하는 단일 CCX로 구성된다고 합니다. 모두 (2T)는 CCX 당 최대 16개의 스레드를 지원합니다. 

이 칩은 최대 2개의 CCD를 수용하기 때문에 코어 및 스레드 수는 기존 프래그십 AM4 데스크톱 CPU인 Ryzen 9 3950X와 동일한 16코어 32스레드가 최대가 된다고 합니다. 

Zen3 코어는 CCD 당 총 4MB의 L2 캐시에 대해 512KB의 L2 캐시를 갖추고 있다고 합니다. 듀얼 CCD CPU에서 8MB의 L2 캐시와 같아야 한다고 말했습니다. L2 캐시와 함께 각 CCD는 최대 32MB의 공유 L3 캐시로 구성됩니다.  Zen2의 경우, L3 캐시는 두 개의 CCX 사이에 분할되었고, 각 CCX는 별도의 (UP To) 16MB 캐시를 가지고 있었습니다. 캐시의 크기는 CCD당 동일하지만 모든 코어에서 더 많은 수의 L3 캐시를 공유 할 수 있다고 합니다. 

* CCD (Core Complex Die) - 하나의 CXX로 구성

* CCX는 다음으로 구성입니다.
 - 각 코어가 단일 스레드 모드 (1T) 또는 2스레드 SMT 모드 (2T) 에서 실행될 수 있는 최대 8개의 코어 컴플랙스 당 최대 16개 스레드
 -  코어당 512KB L2, CCD당 총 4MB L2
 -  컴플렉스 내의 모든 코어에서 공유되는 최대 32MB의 L3

계속해서 Zen 3 코어가 탑재 된 AMD의 Ryzen 4000 'Vermeer' 데스크탑 CPU는 DRAM 채널당 최대 512GB 또는 ECC를 통해 최대 1TB DRAM을 지원, 약간 개선 및 확장 가능한 데이터 구조를 도입 할 것입니다. 사용되는 메모리 인터페이스의 경우 데스크톱 Ryzen 4000 프로세서는 기본 DDR4-3200 속도를 유지합니다. CPU에는 채널당 총 2개의 DIMM에 대해 각각 하나의 DRAM 채널을 지원하는 2개의 통합 메모리 컨트롤러가 있습니다.  다음 IOD 설정된 I/O 및 PCH 기능에 대한 세부 정보입니다. 

확장 가능한 데이터 패브릭. 이것은 컴퓨팅 컴플렉스, I / O 인터페이스 및 메모리 인터페이스를 서로 연결하는 데이터 경로를 제공합니다.  

 * 요청, 응답 및 데이터 트래픽 처리
 * 
일관성을 촉진하기 위해 프로브 트래픽을 처리하여 DRAM 채널당 최대 512GB 지원
 * APIC (인터럽트 요청 라우팅) 처리
 * 확장 가능한 제어 패브릭. 모든 블록에 대한 구성 액세스 경로를 제공하는 데이터 경로를 제공합니다.
 * 
구성 요청, 응답 및 데이터 트래픽 처리
 * 
GMI2 : CCD 연결용 특수 데이터 패브릭 포트 최대 2개.

메모리 인터페이스

 * 각각 하나의 DRAM 채널을 지원하는 2개의 UMC (Unified Memory Controller) 
 * DDR4 PHY 2개. 각 PHY는 다음을 지원합니다.
 * 64 비트 데이터 및 ECC   /  
 * PHY 당 1 개의 DRAM 채널  /  * 채널당 2개의 DIMM 
 * 1333MT / s ~ 3200MT / s의 DDR4 전송 속도  /  * UDIMM 지원 

PSP 및 SMU
 * MP0 (PSP) 및 MP1 (SMU) 마이크로 컨트롤러
 * 이 문서에서는 AMD 보안 프로세서 기술을 PSP (플랫폼 보안 프로세서)라고 합니다.
 * 열 모니터링 / * 퓨즈 / 시계 제어

NBIO 
PCI 장치 ID 정보는 모든 장치에 대해 공급 업체 ID가 1022h를 사용합니다 (표 18 [PCI 장치 ID 할당] 참조).
 * 2개의 SYSHUB  / * IOMMU v2.x가있는 IOHUB 1개 
 * Gen 1 / Gen 2 / Gen 3 / Gen 4를 지원하는 2 개의 8x16 PCIe 컨트롤러. SATA Express는 동일한 2레인에서 x2 PCIe® 포트와 2개의 SATA 포트를 결합하여 지원됩니다.  
 *총 24 개의 레인 콤보 PHY, UPI muxing

Fusion Controller Hub (FCH 또는 사우스 브리지 (SB))
 * ACPI / * refclk 생성을위한 CLKGEN / CGPLL / * GPIO (먹싱에 따라 다양한 수) / * LPC
 * 실시간 클록 (RTC) / * SMBus / * SPI / eSPI / * Azalia / * 고화질 오디오 
 *SATA Gen1 / Gen2 / Gen3의 최대 2 개 레인은 SATAe에 ​​대한 레거시 SATA 지원도 제공합니다.
 *  
포트. PCIe와 공유 / * SGPIO  / * USB3.1 Gen2 / * 4 개의 포트, 레거시 USB 속도 지원 포함.

wccftech는 이 보고서에 대한 내용을 전하면서  며칠 전 Ryzen 4000 데스크탑 CPU에 대한 몇 가지 새로운 기능을 들었다고 말했습니다. 그러면서 AMD는 공식 발표에서 확인된 대로 10월 8일 Zen 3코어 아키텍처를 기반으로 한 차세대 AM4 CPU 라인업을 공개 할 예정이라고 합니다. 

↑ Ryzen 4000 데스크텝 CPU에 대한 몇 가지 정리 내용 ( 해외 매체 참조 내용)

출처 : wccftech

↑위 내용은 해외 기사의 내용을 바탕으로 제작되었으며, 오역, 오타, 의역, 등이 있을 수 있습니다. 

중요한 점은 AMD Zen 3 CPU 제품은 출시되지 않았습니다. 하지만 자세한 내용은 제품이 출시되어야 정확한 정보를 알 수 있습니다. 

 댓글 창 로그인이 되지 않거나 구독 버튼이 작동하지 않은 분은 1차 주소로 접속하여 주시기 바랍니다. ->티스토리 공지사항 내용은 이곳을 참조하시기 바랍니다.

관련글 더보기

댓글 영역